一、MII接口
1.MII接口分析
MII接口提供了MAC和PHY之间，PHY与STA（Station Management）之间的互联技术，该接口支持10Mb/s与100Mb/s的速率，数据位宽4bit。
提到MII，就有可能涉及到RS，PLS，STA等名词，下面讲一下他们之间的关系。
所谓RS即Reconciliation sublayer，他的主要功能是提供一种MII和MAC/PLS之间的信号映射机制。他们（RS与MII）之间的关系如下：
图一RS与MII的关系
MII接口的管理接口可同时控制多个PHY，802.3协议最多支持32个PHY，但有一定的限制：要符合协议要求的接口特性。所谓管理接口，就是MDC和MDIO信号。
前面讲过RS和PLS的关系，以及MII接口连接的对象，他们通过MII接口进行连接的示意图如下。有图可知，MII的管理接口是与STA连接的。
图二PLS与MII的连接
下面将详细介绍MII接口的信号定义，时序特性等。由于MII有MAC和PHY模式，因此，将会根据这两种模式进行分析。
2.MII接口信号定义
MII接口可以分为MAC模式和PHY模式，一般来说MAC和PHY对接，但是MAC和AMC也是可以对接的。
以前10M的MAC层芯片和物理芯片之间的数据传输是通过一根数据线进行的，其时钟是10M，在100M中，如果也用一根数据线来传送的话，时钟需要100M，这会带来一些问题，所以定义了MII接口，他是用4根数据线来传输数据的，这样在传送100M数据的时候，始终就从100MHZ降到了25MHZ。在10M速率时，时钟会降低到2.5MHZ，这样就实现了10M和100M的兼容。
MII接口包含四个部分。一是从MAC层到PHY层的数据发送接口，二是MAC层到PHY层的数据接收端口，三是PHY层到MAC层的状态指示信号，四是MAC层和PHY层之间传送控制和状态信息的MDIO接口。
MII接口的MAC模式定义：
图三MII接口的MAC模式定义
MII接口的PHY模式定义：
图四MII接口的PHY模式定义
3.MII接口的时序特性
在MII接口中，TX的参考时钟是TX_CLK，RX的参考时钟是RX_CLK，802.3-2005定义了他们之间的关系。
图五TX_CLK与其信号关系
图六RX_CLK与其信号关系
由图五和图六可知，数据传输是在时钟的上升沿。
4.MII信号的功能特性
.TX_CLK：TX_CLK是一个连续的时钟信号（即系统启动，该信号就一直存在），它是TX_EN，TXD，TX_ER（信号方向从RS到PHY）的参考时钟，TX_CLK由PHY驱动，频偏100PPM。
.RX_CLK：RX_CLK与TX_CLK具有相同的要求，所不同的就是它是RX_DV，RXD，TX_ER（方向从PHY到RS）的参考时钟。RX_CLK同样是由PHY驱动，PHY可能从接收到的数据中提取时钟RX_CLK，也可以从一个名义上的参考时钟来驱动RX_CLK。
.TXD：TXD由RS驱动，同步于TX_CLK，在TX_CLK的时钟周期内，并且TX_EN有效，TXD上的数据被PHY接收，否则TXD的数据对PHY没有任何影响。
.TX_ER：TX_ER同步于TX_CLK，在数据传输过程中，如果TX_ER有效超过一个时钟周期，并且此时TX_EN是有效的，则数据通道中传输的数据是无效的。当TX_ER有效并不影响工作在10Mb/s的PHY或者TX_EN无效时的数据传输。在MII接口的连线中，如果TX_ER信号线没有用到，必须将它下拉。
.RX_DV：RX_DV同步于RX_CLK，被PHY驱动，它的作用如同TX_EN，不同的是时序上有一点差别：为了让数据能够成功的被RS接收，要求RX_DV的有效时间必须覆盖整个FRAME的过程。
