旁路电容（bypass capacitor）在高速数字逻辑电路中尤为常见，它的作用是在正常的通道（信号或电源，本文以电源旁路电容为例）旁边建立另外一个对高频噪声成分阻抗比较低的通路，从而将高频噪声成分从有用的信号用滤除，也因此而得名，如下图所示：
通常我们见到的旁路电容位置如下图所示：
如果是高密度BGA（Ball Grid Array）封装芯片，则旁路电容通常会放在PCB底层（芯片的正下方），这些旁路电容会使用过孔扇出（Fanout）后与芯片的电源与地引脚连接，如下图所示：
更有甚者，很多高速处理器芯片（通常也是BGA封装）在出厂时，已经将旁路电容贴在芯片上，如下图所示：
台式电脑的CPU（Central Processing Unit）一般都是用CPU插槽进行安装，很多CPU芯片的背面（是芯片的背面，而不是贴芯片的PCB板背面）也会有很多旁路电容，如下图所示：
总之，旁路电容的位置总是会与主芯片越来越靠近，原理图设计工程师在进行电路设计时，也通常会将这些旁路电容的PCB LAYOUT要点标记起来，用来指导PCB布局布线工程师，如下图所示：
那么这里就有两个问题了:
（1）为什么旁路电容一定要与主芯片尽可能地靠近？
（2）为什么大多数旁路电容的值都是0.1uF（104）？这是巧合吗？
要讲清楚这两个问题，首先我们应该理解旁路电容存在的意义，很多人分不清滤波电容、旁路电容，其实本质上两者是没有任何区别，只不过在细节上对电容的要求有所不同。无论电容的应用场合名称叫什么，基本的（也是共同的）一点特性总是不会变的：储能。电容的这一特性使得外部供电电源有所波动时，与电容并联的对象两端的电压所受的影响减小，如下图所示：
上图中，我们用开关K1来模拟扰动的来源，很明显，每一次开关K1闭合或断开时，在电阻R1与R2的分压下，电阻R2两端的电压（VDD）都是会实时跟随变化的（即波动很大），只不过电压幅度不一致而已，我们认为开关的切换动作已经产生了电源噪声。
当我们在VDD节点与公共地之间并联一个电容C1后，如下图所示：
由于电容C1储能的作用，开关K1在开/关切换时，电容的充放电行为会使VDD更加平缓一些，如下图所示：
如果这个电容值比较大（一般在10uF以上，也有数千微法），我们就将其称为滤波电容，它可以将低频扰动成分滤除掉（但是对高频成分不管用），如果这个电容值比较小（一般1uF以下），我们称为旁路电容，它可以将高频成分滤除掉（对低频成分不管用），这两种电容起的都是滤除作用，如下图所示：
（本文以容值为滤波与旁路的区分仅限于数字电路，旨在说明两者区别，仅供参考，因为在模拟电路中很多容值并不小的电容也算是旁路电容，比如基本放大电路中的发射极电阻两端并联的电容，但本质都是一样的）
当然，我们也可以把模拟电源扰动开关K1放在如下图所示的位置，同样的道理，电容C1也可以在一定程度上削弱扰动对VDD带来的影响：
对于旁路电容的应用电路而言，开关K1与电阻R2为干扰的来源，我们可以把它们等效为芯片内部，如下图所示：
下面我们以74HC04（6反相器）芯片来分析一下，尽管电路规模很小，但原理都是一样的。我们在《逻辑门》系列文章有提到过，CMOS反相器的基本结构如下图所示：
我们将这个反相器安装到上面的电路中去，则有如下图所示：
其中，电容CL为芯片内部等效负载电容，一般为几个pF，是数字集成电路中客观存在的，就算反相器输出没有连接额外的负载，芯片进行开关动作时也会消耗一定的电能（电荷）。
假设芯片逻辑输入电平由高H至低L变化（由低L至高H变换也是一样的道，本文不再赘述），PMOS（上侧带圈圈的）导通，NMOS截止，此时电流通路如下图所示：
