这两个电容叫晶振的负载电容晶振 电容晶振 电容，分别接在晶振的两个脚上和对地的电容，一般在几十皮发。 它会影响到晶振的谐振频率和输出幅度，一般订购晶振时候供货方会问你负载电容是多少。 晶振的负载电容=[(Cd*Cg)/(Cd+Cg)]+Cic+△C 式中 Cd,Cg 为分别接在晶振的两个脚上和对 地的电容,Cic（集成电路内部电容）+△C（PCB 上电容）经验值为 3 至 5pf. 各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器. 晶振引脚的内部通常是一个反相 器, 或者是奇数个反相器串联. 在晶振输出引脚 XO 和晶振输入引脚 XI 之间用一个电阻 连接, 对于 CMOS 芯片通常是数 M 到数十 M 欧之间. 很多芯片的引脚内部已经包含了 这个电阻, 引脚外部就不用接了. 这个电阻是为了使反相器在振荡初始时处与线性状态, 反 相器就如同一个有很大增益的放大器, 以便于起振. 石英晶体也连接在晶振引脚的输入和 输出之间, 等效为一个并联谐振回路, 振荡频率应该是石英晶体的并联谐振频率. 晶体旁边 的两个电容接地, 实际上就是电容三点式电路的分压电容, 接地点就是分压点. 以接地点即 分压点为参考点, 振荡引脚的输入和输出是反相的, 但从并联谐振回路即石英晶体两端来 看, 形成一个正反馈以保证电路持续振荡. 在芯片设计时, 这两个电容就已经形成了, 一般 是两个的容量相等, 容量大小依工艺和版图而不同, 但终归是比较小, 不一定适合很宽的频 率范围. 外接时大约是数 PF 到数十 PF, 依频率和石英晶体的特性而定. 需要注意的是: 这两个电容串联的值是并联在谐振回路上的, 会影响振荡频率. 当两个电容量相等时, 反馈 系数是 0.5, 一般是可以满足振荡条件的, 但如果不易起振或振荡不稳定可以减小输入端对 地电容量, 而增加输出端的值以提高反馈量. 在这里不能画图, 不知道叙述是否清楚. 一般 芯片的 Data sheet 上会有说明 Increase in the value of output to increase the amount of feedback. Here not drawing, do not know if narrative is clear. In general there will be chip Data sheet Note
文章由启和科技编辑
上一篇：晶振 电容 晶振电路中的两个小电容要怎样选取？输入电容纹波电流有效值精确计算方法
